

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-215469  
 (43)Date of publication of application : 10.08.2001

(51)Int.Cl. G02F 1/133  
 G09G 3/20  
 G09G 3/36

(21)Application number : 2000-028079  
 (22)Date of filing : 04.02.2000


(71)Applicant : NEC CORP  
 (72)Inventor : OKUZONO NOBORU  
 KOGA KOICHI

## (54) LIQUID CRYSTAL DISPLAY DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal display device which is reduced in power consumption by plural line inverse driving and is capable of preventing lateral stripes without making a circuit configuration complex.

SOLUTION: When write voltage polarities of a liquid crystal cell are inverted every plural lines, in n-pieces of lines to be inverted in polarities, the drain line has to be charged and the rising of the drain line waveform becomes blunt (t3-t4). On the other hand, since the drain line is charged by writing of the (n) line in the (n+1) line, the waveform blunting does not occur (t8-t9). For this reason, both lines differ in write state of the liquid crystal cell, and the difference causes lateral stripes. Therefore, an output enable signal/VOE is defined as 'H' at the rising (t1) of a clock signal VCK, and writing the liquid crystal cell is made to start by keeping the gate line to 'L' which should intrinsically be 'H' and making the line to 'H' (t4) after an elapse of a prescribed time A. In such a manner, writing is not performed during the time of waveform blunting but the state of writing is uniformized in all lines to eliminate the lateral stripes.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-215469

(P2001-215469A)

(43) 公開日 平成13年 8月10日 (2001.8.10)

(51) Int.Cl.<sup>7</sup>

識別記号

F I

テマコード\* (参考)

G 0 2 F 1/133

5 5 0

G 0 2 F 1/133

5 5 0

2 H 0 9 3

G 0 9 G 3/20

6 1 1

G 0 9 G 3/20

6 1 1 A

5 C 0 0 6

6 2 2

6 2 2 D

5 C 0 8 0

3/36

3/36

審査請求 有 請求項の数 4 O L (全 15 頁)

(21) 出願番号 特願2000-28079(P2000-28079)

(22) 出願日 平成12年 2月 4日 (2000. 2. 4)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目 7 番 1 号

(72) 発明者 奥苑 登

東京都港区芝五丁目 7 番 1 号 日本電気株式会社内

(72) 発明者 古賀 弘一

東京都港区芝五丁目 7 番 1 号 日本電気株式会社内

(74) 代理人 100108578

弁理士 高橋 詔男 (外 3 名)


最終頁に続く

#### (54) 【発明の名称】 液晶表示装置

##### (57) 【要約】

【課題】 複数ライン反転駆動により低消費電力であって、回路構成を複雑化させずに横縞を防止できる液晶表示装置を提供する。

【解決手段】 液晶セルの書き込み電圧極性を複数ライン毎に反転させた場合、極性が反転する  $n$  ラインではドレインラインの充電が必要となってドレインライン波形の立ち上がりが鈍る ( $t_3 \sim t_4$ )。一方、 $n+1$  ラインでは  $n$  ラインの書き込みでドレインラインが充電されるため波形鈍りは生じない ( $t_8 \sim t_9$ )。このため、両ラインで液晶セルの書き込み状態に違いが出て横縞となる。そこで、クロック信号  $VCK$  の立ち上がり ( $t_1$ ) で出力イネーブル信号  $VOE$  を “H” として、本来 “H” になるはずのゲートラインを “L” にしたまま所定時間  $A$  が経過してから “H” として ( $t_4$ ) 液晶セルの書き込みを開始させる。こうすることで、波形鈍りの期間に書き込みが行われず、書き込み状態が全てのラインで同一となって横縞は生じない。



## 1

## 【特許請求の範囲】

【請求項 1】 液晶セルとスイッチ手段を備えた画素が走査線とデータ線の交差位置に配置され、前記走査線に駆動信号を供給して前記スイッチ手段をオンオフする走査線駆動手段と、映像データに対応した書き込み信号を前記データ線及び前記スイッチ手段から前記液晶セルに供給するデータ線駆動手段とを有し、前記書き込み信号の極性を複数の走査線毎に反転させる液晶表示装置において、前記走査線駆動手段は、前記書き込み信号の極性が反転する走査線について、前記データ線駆動手段が前記データ線の電圧の極性とは逆極性の書き込み信号の供給を該データ線に対して開始してから所定時間後より前記駆動信号を供給し、該走査線と同じ極性の書き込み信号が供給される後続の走査線について、前記書き込み信号の極性が反転する走査線について前記駆動信号が供給される時間と同じ時間だけ前記駆動信号を供給することを特徴とする液晶表示装置。

【請求項 2】 液晶セルとスイッチ手段を備えた画素が走査線とデータ線の交差位置に配置され、前記走査線に駆動信号を供給して前記スイッチ手段をオンオフする走査線駆動手段と、映像データに対応した書き込み信号を前記データ線及び前記スイッチ手段から前記液晶セルに供給するデータ線駆動手段とを有し、前記書き込み信号の極性を複数の走査線毎に反転させる液晶表示装置において、前記走査線駆動手段は、同じ極性の書き込み信号が供給される複数の走査線のうち、前記書き込み信号の極性が反転する走査線以外の後続の走査線について、前記書き込み信号の極性が反転する走査線について前記駆動信号が供給される時間よりも所定時間短かい時間だけ前記駆動信号を供給することを特徴とする液晶表示装置。

【請求項 3】 液晶セルとスイッチ手段を備えた画素が走査線とデータ線の交差位置に配置され、前記走査線に駆動信号を供給して前記スイッチ手段をオンオフする走査線駆動手段と、映像データに対応した書き込み信号を前記データ線及び前記スイッチ手段から前記液晶セルに供給するデータ線駆動手段とを有し、前記書き込み信号の極性を複数の走査線毎に反転させる液晶表示装置において、前記走査線駆動手段及び前記データ線駆動手段は、前記書き込み信号の極性が反転する走査線については、前記映像データが供給されない無効期間の範囲内で決められた一定時間だけ 1 水平期間よりも長い期間内でそれぞれ前記駆動信号及び前記書き込み信号を供給し、該走査線と同じ極性の書き込み信号が供給される後続の走査線については、前記一定時間だけ 1 水平期間よりも短かい期間内でそれぞれ前記駆動信号及び前記書き込み信号を供給することを特徴とする液晶表示装置。

【請求項 4】 前記走査線駆動手段は、前記駆動電圧

## 2

を前記走査線に供給するか否かを制御するための出力インーブル信号に従って、前記駆動信号を供給する期間を調整するようにしたことを特徴とする請求項 1 乃至 3 の何れかの項記載の液晶表示装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明はドットマトリクス構成の液晶表示装置に関し、特に、液晶セルに印加する書き込み電圧の極性を複数の走査線（ライン）毎に反転させるようにしたアクティブマトリクス型の液晶表示装置に関するものである。

## 【0002】

【従来の技術】一般的に用いられている液晶表示装置としては、STN（Super Twisted Nematic）型のものや TFT（Thin Film Transistor；薄膜トランジスタ）型のものなどが代表的である。このうち、STN型の液晶表示装置では単純マトリクス駆動を行っている。すなわち、単純マトリクス駆動では、スイッチング素子を設けることなく電極と液晶とで液晶パネルを構成し、マトリクス状に配置された各画素の液晶を走査信号に同期して直接時分割駆動している。

【0003】一方、TFT型の液晶表示装置ではアクティブマトリクス駆動を行っている。すなわち、アクティブマトリクス駆動では、TFT等の能動素子から成るスイッチング素子を画素毎に配置することで、オン画素とオフ画素を分離しつつオン画素に印加する電圧を保持可能として、マトリクス状に配置された各画素の液晶を走査信号に同期して時分割駆動している。このようにすることで、コントラストやレスポンス等が良好で高画質かつ大容量表示を容易に実現できることから、最近ではアクティブマトリクス型の液晶表示装置が主流になってきている。

【0004】そこでこれ以後は、アクティブマトリクス型の液晶表示装置を前提として話を進める。まず、液晶表示装置では線順次駆動を行っており、画面最上辺の走査線から最下辺の走査線に向かって走査線を順に駆動してゆくことで 1 画面分の映像を表示している。なお、この 1 画面を一般にフレーム（フィールドとも言う）と呼んでいる。また液晶表示装置では、液晶セルを駆動するにあたって、液晶材料が劣化してしまわないように、液晶セルに印加する書き込み電圧の極性を所定期間毎に反転させて交流駆動するようにしている。

【0005】ここで、書き込み電圧の極性を反転させるタイミングとしてはフレーム単位で行う場合、走査線単位で行う場合、画素（ドット）単位で行う場合があり、それぞれフレーム反転駆動、ライン反転駆動、ドット反転駆動と呼んでいる。このうち、フレーム反転駆動は最も基本的な駆動手法であって、各画素に印加する書き込み電圧の極性をフレーム毎に変えてやるものである。つまり、あるフレームで特定の画素を正極性で駆動したの

であれば、1フレーム分の駆動を行った次のフレームで再びこの画素を駆動するときには負極性で駆動するというものである。

【0006】一方、ライン反転駆動およびドット反転駆動は各フレーム内でも極性を反転させるようにしたものである。このうちのライン反転駆動（正確には、1ライン反転駆動）によると、或る走査線を正極性で駆動したのであれば、この走査線の直下にある次の走査線については負極性で駆動し、さらに次の走査線については再び正極性で駆動することになる。一方、ドット反転駆動は各走査線上の画素毎に極性を反転させるものであって、互いに隣接する2個の液晶セルを単位として書き込み電圧の極性が交互に切り替わってゆくものである。

#### 【0007】

【発明が解決しようとする課題】ところで、書き込み電圧の極性を反転させた場合、この書き込み電圧を液晶セルに供給するためのドレインラインを負極性の電圧から正極性の電圧に充電し、あるいは、これとは逆に正極性の電圧から負極性の電圧に放電する必要がある。このため、ライン反転駆動を行うとドレインラインの充放電が頻繁に行われて消費電力が大きくなってしまふ。とりわけ、上述したように1走査線毎に書き込み電圧の極性を反転させるようにすると消費電力の増大が顕著である。

【0008】一方、フレーム反転駆動にすれば消費電力を低減できるが、この場合には1フレームの期間にわたって同一極性の電圧が液晶セルに保持され続けるため、TFTの漏れ電流によって画素の表示階調が乱れるといった別の問題が生じてきてしまふ。こうしたことから、最近では折衷案として、複数ライン毎に書き込み電圧の極性を反転させる「複数ライン反転駆動」が採用されてきている。しかしながら、こうした複数ライン反転駆動にも以下に述べるような問題がある。

【0009】ここで、図9は従来の技術による液晶表示装置の構成の要部を示しており、ここでは従来の問題点を説明するために必要な事項についてのみ説明する。まず、図中のTFT100、液晶セル101は個々の画素を構成している。各画素は、行方向（走査線方向）に走る複数のゲートライン102と列方向に走る複数のドレインライン103が交差する位置に配列され、これらによって液晶パネル104を形成している。

【0010】ゲートドライバ105は、ゲートライン102に駆動電圧を順次供給してゆくことで各ゲートラインに接続されたTFT100の導通状態を制御している。また、ソースドライバ106は書き込み電圧をドレインライン103に供給することで、ゲートドライバ105の駆動するTFT100を通じて各液晶セル101に書き込みを行う。さらに、タイミングコントローラ107は各種の制御信号をゲートドライバ105及びソースドライバ106に送出する。なお、液晶セル101の一端が接続されたコモン電極108には一定電圧が印加

されている。

【0011】次に、図10は図9に示した液晶表示装置で2ライン反転駆動を行ったときのタイミング波形を示したものである。図中、クロック信号VCKはゲートドライバ105がゲートライン102を順次活性化させるためのものである。また、ラッチパルス信号STBは、ソースドライバ106が取り込んだ1走査線の映像データをドレインライン103へ送出するためのタイミング信号である。そしてここでは、図10に示したタイミングに対応したフレームの直前のフレームにおいて、n番目及びn+1番目の走査線に何れも負極性の書き込み電圧が印加されていたものとする。なお、n番目の走査線（ゲートライン）をこれ以後の説明では単に「nライン」と呼ぶこととし、これ以外の走査線についても同様とする。

【0012】まず、時刻t100でクロック信号VCKが立ち上がると、「nラインゲート波形」で示した駆動電圧をnラインへ印加してこのゲートラインに接続された画素を選択する。次に、時刻t101でラッチパルス信号STBが立ち下がると、nライン上の映像データに対応した書き込み電圧をドレインライン103に印加して、このnラインに接続された液晶セル101への書き込みを開始する。

【0013】ところが、この場合は書き込み電圧の極性が反転した直後であって、液晶セル101の容量に加えてドレインライン103の持つ容量を充電（なお、正極性の書き込み電圧から負極性の書き込み電圧へ遷移させる場合には放電）しなければならない。このため、ドレインライン103の電圧が負極性の書き込み電圧から徐々に正極性の書き込み電圧へと立ち上がってゆき、時刻t102になってようやく電圧の上昇が止まる。

【0014】その後、画面上の1水平期間に相当する時間Tが時刻t100から経過して時刻t103になると、nラインに対して駆動電圧が印加されなくなって、その代わりに「n+1ラインゲート波形」で示された駆動電圧がn+1ラインへ印加されるようになる。次に、時刻t104でラッチパルス信号STBが立ち下がると、nラインの場合と同様にして、映像データに対応した書き込み電圧がドレインライン103へ供給されるようになる。

【0015】もっとも、この時点ではnラインへの書き込みによってドレインライン103が既に正極性の電圧に充電されている。このため、n+1ラインでは液晶セル101の容量だけを充電（放電）すれば良くなり、ドレインライン波形はほぼ同電位のままのフラットな波形となる。そして、時刻t104から時間Tが経過した時刻t105でラッチパルス信号STBが立ち下がると、n+2ラインへの書き込みのためにドレインライン3が正極性の電圧から負極性の電圧に遷移する。

【0016】以上のように、nラインではドレインライ

ン 103 の持つ容量を充電するための時間が余分にかかるため、ドレインライン波形の立ち上がり部分で波形鈍りが生じてしまう（時刻  $t_{101} \sim t_{102}$ ）。一方、 $n+1$  ラインではドレインライン 103 の持つ容量を充電する必要がないことから、 $n$  ラインのときのようにドレインライン波形に波形鈍りが生じることもなくなる（時刻  $t_{104} \sim$ ）。

【0017】こうした相違にも拘わらず、従来の液晶表示装置では各ゲートラインを同じように駆動しており、各走査線における書き込み期間が常に一定時間  $T$  となっている。このため、例えば  $n$  ラインと  $n+1$  ラインとでは液晶セル 101 への書き込み状態が異なってくる。というのも、 $n+1$  ラインに接続された液晶セルの保持電圧は、書き込み期間が十分であるため、ソースドライバ 106 が出力する映像データに対応した電圧まで到達する。一方、 $n$  ラインに接続された液晶セルの保持電圧は、波形鈍りの影響で実質的な書き込み期間が十分確保されなくなって、映像データに対応した電圧まで達しない。

【0018】ここで、液晶セルの保持電圧が下がるとそれだけ画素の輝度も低くなるため、 $n$  ラインの輝度は  $n+1$  ラインの輝度よりも下がってしまう。こうした現象が他の走査線でも生じるため、画素の輝度が 1 走査線毎に違ってきて画面上で横筋（横縞）となって現れてくる。このことは、液晶表示装置を高解像度にして 1 水平期間（時間  $T$ ）を短くすればするほど、ドレインライン波形における立ち上がり部分の影響が無視しえなくなるため、それだけ横縞も顕著になってくる。

【0019】ところで、特開平 9-15560 号公報（以下「公知例」という）では、書き込み電圧の極性が反転する走査線について、1 水平期間の長さをこれ以外の走査線のものよりも広げている。こうすると、同極性での書き込みの場合と反対の極性での書き込みの場合とで書き込み状態の差が減少して、横縞の発生も緩和されるものと考えられる。

【0020】しかしながら、上記公知例のように 1 水平期間の長さそのものを変えるには、液晶表示装置内で基準となるクロック信号（以下「基準クロック信号」という）の周期を変えさせなければならない。しかるに、一般的な液晶表示装置では 1 水平期間が一定であることを前提として回路設計が行われている。したがって、基準クロック信号の周期を変えてしまうと、回路構成（特に、図 9 に示したタイミングコントローラ 107 に相当する回路ブロック）が複雑化してしまうのは避けがたい。

【0021】また、上記公知例のすると次のような問題もある。すなわち上記公知例では、書き込み電圧の極性が反転する走査線についてはその水平走査期間を所定の時間幅だけ広げている。しかし、1 フレーム内の走査線の本数は一定かつ不変であることから、広げた時間幅を

補償するにはこれ以外の走査線の水平走査期間を縮めてやらなければいけない。例えば、上記公知例では 3 走査線毎に書き込み電圧の極性を反転させているため、3 本の走査線のうちの 2 本の走査線についてそれぞれ水平走査期間を狭める必要がある。

【0022】ここで、水平走査期間が短縮されても同じ画素数分の映像データを液晶セルへ書き込むためには、映像データを取り込むためのクロック信号（以下「データ取り込みクロック信号」という）の周波数を上げてやる必要がある。ところが、上記公知例では書き込み電圧の極性が反転する走査線の水平走査期間を 1.1 倍～1.4 倍程度にまで広げている。このため、装置内の各部（特に、図 9 に示したタイミングコントローラ 107 及びソースドライバ 106 に相当する回路ブロック）について動作周波数をかなりの程度上げねばならず、回路設計やレイアウト設計を行う上での障害となる。のみならず、動作周波数が上がることで EMI（Electro-Magnetic Interference；電磁妨害）ノイズの対策といったことが必要になるのは必定である。

【0023】本発明は上記の点に鑑みてなされたものであって、その目的は、複数ライン反転駆動によって消費電力が低く、しかも、タイミングコントローラ等の回路構成を複雑化させることなく横縞の発生を防止して高画質表示が可能な液晶表示装置を提供することにある。

#### 【0024】

【課題を解決するための手段】以上の課題を解決するために、請求項 1 記載の発明は、液晶セルとスイッチ手段を備えた画素が走査線とデータ線の交差位置に配置され、前記走査線に駆動信号を供給して前記スイッチ手段をオンオフする走査線駆動手段と、映像データに対応した書き込み信号を前記データ線及び前記スイッチ手段から前記液晶セルに供給するデータ線駆動手段とを有し、前記書き込み信号の極性を複数の走査線毎に反転させる液晶表示装置において、前記走査線駆動手段は、前記書き込み信号の極性が反転する走査線について、前記データ線駆動手段が前記データ線の電圧の極性とは逆極性の書き込み信号の供給を該データ線に対して開始してから所定時間後より前記駆動信号を供給し、該走査線と同じ極性の書き込み信号が供給される後続の走査線について、前記書き込み信号の極性が反転する走査線について前記駆動信号が供給される時間と同じ時間だけ前記駆動信号を供給することを特徴としている。

【0025】また、請求項 2 記載の発明は、液晶セルとスイッチ手段を備えた画素が走査線とデータ線の交差位置に配置され、前記走査線に駆動信号を供給して前記スイッチ手段をオンオフする走査線駆動手段と、映像データに対応した書き込み信号を前記データ線及び前記スイッチ手段から前記液晶セルに供給するデータ線駆動手段とを有し、前記書き込み信号の極性を複数の走査線毎に反転させる液晶表示装置において、前記走査線駆動手段

## 7

は、同じ極性の書き込み信号が供給される複数の走査線のうち、前記書き込み信号の極性が反転する走査線以外の後続の走査線について、前記書き込み信号の極性が反転する走査線について前記駆動信号が供給される時間よりも所定時間短かい時間だけ前記駆動信号を供給することを特徴としている。また、請求項 3 記載の発明は、液晶セルとスイッチ手段を備えた画素が走査線とデータ線の交差位置に配置され、前記走査線に駆動信号を供給して前記スイッチ手段をオンオフする走査線駆動手段と、映像データに対応した書き込み信号を前記データ線及び前記スイッチ手段から前記液晶セルに供給するデータ線駆動手段とを有し、前記書き込み信号の極性を複数の走査線毎に反転させる液晶表示装置において、前記走査線駆動手段及び前記データ線駆動手段は、前記書き込み信号の極性が反転する走査線については、前記映像データが供給されない無効期間の範囲内で決められた一定時間だけ 1 水平期間よりも長い期間内でそれぞれ前記駆動信号及び前記書き込み信号を供給し、該走査線と同じ極性の書き込み信号が供給される後続の走査線については、前記一定時間だけ 1 水平期間よりも短かい期間内でそれぞれ前記駆動信号及び前記書き込み信号を供給することを特徴としている。

【0026】また、請求項 4 記載の発明は、請求項 1 乃至 3 の何れかの項記載の発明において、前記走査線駆動手段は、前記駆動電圧を前記走査線に供給するか否かを制御するための出力イネーブル信号に従って、前記駆動信号を供給する期間を調整するようにしたことを特徴としている。

## 【0027】

【発明の実施の形態】以下、図面を参照して本発明の実施形態について順次説明してゆく。

## 〔第 1 実施形態〕

## (1) 構成の説明

図 1 は本実施形態による液晶表示装置の構成の要部を示したものである。図中の符号 1 は液晶パネルであって、行方向に走るゲートライン  $2n$ 、ゲート  $2n+1$ 、 $\dots$ 、 $2n+m$  および列方向に走るドレインライン 3、 $\dots$ 、3 がそれぞれ配線されている。

【0028】このうち、各ゲートラインはそれぞれ走査線に対応している。また、ドレインライン 3 には液晶パネル 1 上で画面表示を行うための映像データが供給される。このため、ドレインライン 3 はデータ線などと呼ばれることもある。そして、ゲートライン及びドレインラインが互いに交差する位置には画素がマトリクス状に配置されている。

【0029】これらの各画素は TFT 4 および液晶セル 5 によって構成されている。このうち、TFT 4 のゲート端子、ドレイン端子、ソース端子はそれぞれゲートライン  $2n$  等、ドレインライン 3、液晶セル 5 の一端に接続されている。一方、液晶セル 5 はその一端が TFT 4

## 8

のソース端子に接続され、その他端がコモン電極 6 に接続されている。この液晶セル 5 は 1 ドット分の表示を行うほか、ソースドライバ 9 (後述) からドレインライン 3 を通じて供給される書き込み電圧を保持するための容量を構成している。

【0030】ここで、液晶セル 5 を通過する光の透過率は印加される書き込み電圧のレベルに応じて変化するため、この性質を利用して書き込み電圧のレベルを適宜変えてやれば、画素の輝度を所望の状態に設定することができる。また、コモン電極 6 には一定電圧として例えば 7 V が印加されており、この一定電圧を基準にして液晶セル 5 に対する書き込み電圧の極性 (正極性または負極性) が定まる。例えば本実施形態では、正極性の書き込み電圧を 8 ~ 13 V、負極性の書き込み電圧を 1 ~ 6 V としており、各極性においてコモン電極 6 の電位 7 V からの差電圧 (1 V ~ 6 V) の範囲内で画素の輝度を変えられる。

【0031】そして、何れかのゲートラインに駆動電圧を印加してこれに接続された TFT 4 をオンさせれば、ドレインライン 3 を通じて供給される映像データの書き込み電圧が、各 TFT 4 に接続された液晶セル 5 の容量に印加されて該容量に電荷が書き込まれてゆく。また、ゲートラインに駆動電圧が印加されなくなると TFT 4 がオフしても、液晶セル 5 は再び書き込みが行われるまでの 1 フレームの間中は書き込み電圧を保持しており、この保持電圧によって液晶パネル 1 上の表示が継続的に行われる。

【0032】なお、液晶パネル 1 は対向する 2 枚のガラス基板を備えており、これらガラス基板の間に液晶が封入されている。そして一方のガラス基板には、TFT 4 が配置されるとともにゲートライン  $2n$  等およびドレインライン 3 が配線されている。また、他方のガラス基板にはフィルタとコモン電極 6 が配置されており、液晶表示装置がカラーであればフィルタとして RGB の 3 原色のカラーフィルタが設けられる。ここで、本明細書では液晶パネル 1 の解像度が SXGA (Super eXtended Graphics Array) 規格 (1280 ドット  $\times$  1024 ドット) に準拠しており、フレーム周波数が 60 Hz であるとして話を進める。したがって、ドレインライン 3 は RGB 各色について 1280 本、ゲートラインは 1024 本となる。

【0033】次に、ゲートドライバ 7 は走査線方向の駆動を受け持っており、タイミングコントローラ 8 (後述) から供給されるクロック信号 VCK に同期して、パルス状の駆動電圧 (以下「ゲートパルス信号」という) をゲートライン  $2n$  等に順番に供給してこれらゲートラインを線順次駆動する。したがって、ゲートドライバ 7 が各ゲートラインにゲートパルス信号を印加している期間 (つまり、ゲートパルス信号のパルス幅) が、液晶セル 5 に対する書き込み期間となる。

【0034】また、ゲートドライバ7はタイミングコントローラ8から供給される出力イネーブル信号/VOEに応じて、ゲートライン2n等へゲートパルス信号を供給するかどうかを制御している。すなわち、出力イネーブル信号/VOEがローレベル（以後は“L”と略記する）であればゲートドライバ7はゲートライン2n等へゲートパルス信号を印加し、出力イネーブル信号/VOEがハイレベル（以後は“H”と略記する）であればゲートパルス信号を印加しない。なお、記号「/」は反転信号であることを意味する。

【0035】次に、タイミングコントローラ8はドットクロック信号DCK、ラッチパルス信号STB、クロック信号VCK、出力イネーブル信号/VOE、映像データをそれぞれ生成し、これらをゲートドライバ7及びソースドライバ9に送出することによって液晶パネル1における画面表示を制御するようにしている。なお、これら信号のタイミングの詳細については動作説明の際に明らかにするので、ここでは詳しく説明しない。

【0036】次に、ソースドライバ9はシフトレジスタ、ラッチ及びドライバ回路（いずれも図示を省略）を内蔵している。なお、これらシフトレジスタ等は何れも1走査線分の映像データ（ここでは1280ドット分）に対応した構成となっている。そしてソースドライバ9は、タイミングコントローラ8から供給されるスタートパルス信号SP及びドットクロック信号DCKに基づいて、スタートパルス信号SPに与えられたパルスの立ち上がり時点からドットクロック信号DCKに従って映像データを1画素ずつ順次シフトレジスタに取り込んでゆく。

【0037】そして、ソースドライバ9は1走査線分の映像データを取り込んだ時点でシフトレジスタへの取り込みを停止させる。また、ソースドライバ9はタイミングコントローラ8からラッチパルス信号STBのパルスが供給された場合に、その立ち上がりに同期してシフトレジスタに取り込んでおいた全ての映像データを同時にラッチへ転送する。さらに、ソースドライバ9はラッチパルス信号STBの立ち下がりに同期して、ラッチに転送された映像データを液晶セル5に対する書き込み電圧に変換してドレインライン3へ同時に送出する。

【0038】ここで、本発明の各実施形態による液晶表示装置は複数ライン反転駆動かつドット反転駆動を行っており、こうした駆動態様を「複数ラインドット反転駆動」と呼んでいる。例えば2ラインドット反転駆動を行う場合は、図2に示したような書き込み電圧の極性で個々の画素を駆動することになる。同図は、液晶パネル1の左上隅の近傍について、或る1フレーム内で各画素に書き込まれた映像データの電圧の極性を示したものである。図示したように、nラインについては左端の画素から順に正極性、負極性の電圧が繰り返し書き込まれ、n+1ラインについてもnラインと全く同様の極性の電圧

が書き込まれる。

【0039】一方、n+2ラインおよびn+3ラインについてはnライン及びn+1ラインと正反対の極性の電圧が書き込まれており、左端の画素から負極性、正極性の電圧が繰り返し書き込まれている。そして、n+4ライン以降はnライン～n+3ラインと同様の書き込みが繰り返されてゆく。そして、図2に示したフレームの次のフレームでは、いま述べたのと極性が正反対の電圧を順次書き込んでゆく。例えば、nライン及びn+1ラインについては左端の画素から順に負極性、正極性の電圧が繰り返し書き込まれてゆくことになる。

#### 【0040】（2）動作の説明

次に、本実施形態による液晶表示装置の動作を図3のタイミングチャートに沿って説明する。図3は図2に示したような2ラインドット反転駆動を行った場合について示したものである。また、図3ではドレインライン波形の図示を簡単にするために画面上でベタ表示を行った場合について示してあり、このことはこれ以後に参照する図面でも同様である。そして本実施形態においても、直前のフレームではnライン及びn+1ラインの何れもが負極性の書き込み電圧で駆動されており、図3に示したタイミングのフレームではこれら両ラインが何れも正極性の書き込み電圧で駆動されるものとする。

【0041】図3において、「ドライバ入力データ」はタイミングコントローラ8からソースドライバ9に供給される映像データであって、1水平期間に相当する時間T（上述したSXGA、60Hzの場合では15.6μs）を周期として1走査線分の映像データが供給される。ここで、1水平期間は有効期間および無効期間（INVALID期間とも言う）から構成されており、例えば有効期間は11.9μs、無効期間は3.7μsである。そして、有効期間は実際に映像データが供給される期間であり、また、1走査線上にある1280ドットの映像データをこの有効期間内に取り込むために、上述したドットクロックDCKの周波数は約108MHzに設定してある。

【0042】一方、無効期間はCRT（Cathode Ray Tube）ディスプレイ等で用いられている水平帰線消去期間に相当するものであって、液晶表示装置では本来必要のない期間ではあるが、CRTディスプレイ等との互換性をとるために設けてある。そして、スタートパルス信号SPに与えられたパルスの立ち上がり有効期間の始まりであって、この有効期間が終了した時点から無効期間が始まる。また、スタートパルス信号SPの立ち上がりから時間Tだけ経過して再びスタートパルス信号SPにパルスが与えられるようになると新たな有効期間が始まる。

【0043】さて、まず時刻t1以前ではソースドライバ9がnラインの映像データをドットクロック信号DCKに従って取り込んでいる。そして時刻t1になるとタ

イミシングコントローラ 8 はクロック信号 VCK にパルス  
を発生させる。すると、ゲートドライバ 7 はクロック信  
号 VCK の立ち上がり同期してゲートパルス信号をシ  
フトさせる。

【0044】これによって、本来であればゲートドライ  
バ 7 はゲートライン 2n に供給する駆動電圧を立ち上げ  
ることになる。ところがこの場合、タイミングコント  
ローラ 8 は出力イネーブル信号 /VOE として時間 A の幅  
を持ったパルスを同時刻 t1 から発生させている。この  
ため、ゲートドライバ 7 はゲートライン 2n に対するゲ  
ートパルス信号の供給を停止して、図 3 に示したように  
n ラインゲート波形を “L” のまま維持する。

【0045】次に、時刻 t2 でタイミングコントローラ  
8 はラッチパルス信号 STB にパルスを発生させる。こ  
のとき、タイミングコントローラ 8 からソースドライバ  
9 に供給される映像データは有効期間から無効期間に移  
行するため、ソースドライバ 9 は映像データをシフトレ  
ジスタへ取り込むのを止めて、これら n ライン上の映像  
データをシフトレジスタからラッチへ転送する。なお、  
クロック信号 VCK が立ち上がってからゲートライン波  
形が立ち下がりきるまでにはある程度の時間を要する

(例えば、時刻 t6 以降の n ラインゲート波形を参  
照)。このため、クロック信号 VCK の立ち上がりをラ  
ッチパルス信号 STB の立ち下がりよりも前にしておか  
ないと、次のラインの映像データを取り込んでしまう。  
こうしたことから、図 3 では若干の余裕を持たせて、ク  
ロック信号 VCK の立ち下がりよりラッチパルス信号 ST  
B の立ち上がりよりも一定時間だけ前にしている。

【0046】次に、時刻 t3 でタイミングコントローラ  
8 がラッチパルス信号 STB を立ち下げると、この立ち  
下がり同期して、ソースドライバ 9 内のドライバ回路  
はラッチ内の映像データに対応した正極性の書き込み電  
圧をドレインライン 3 へ送出する。ここで、この時点ま  
でドレインライン 3 は負極性の書き込み電圧になってい  
たため、正極性の書き込み電圧が新たに印加されること  
でドレインライン 3 の持つ容量に対する充電が始まる。  
この結果、図 3 に示したようにドレインライン波形が時  
刻 t3 から徐々に立ち上がってゆき、時刻 t4 になると  
ドレインライン 3 の電圧がソースドライバ 9 から出力さ  
れた書き込み電圧に達する。

【0047】一方、タイミングコントローラ 8 は、時刻  
t1 から予め決めておいた時間 A が経過するのを監視し  
ており、これに対応した時刻 t4 で出力イネーブル信号  
/VOE のレベルを “L” に戻す。これにより、ゲート  
ドライバ 7 はゲートライン 2n に対するゲートパルス信  
号の印加を開始させるため、図 3 に示したように「n ラ  
インゲート波形」が立ち上がる。その結果、ゲートライ  
ン 2n に接続された TFT4 が何れもオンとなって、こ  
れら TFT に接続された液晶セル 5 に対してドレインラ  
イン 3 から供給される正極性の書き込み電圧で書き込み

が行われる。

【0048】ここで、時間 A はドレインライン波形が負  
極性の書き込み電圧から正極性の書き込み電圧に立ち上  
がるまでの時間と同じ、あるいは、これを越える時間に  
決めておく。理論的には、時間 A の値をソースドライバ  
9 の駆動能力、ソースドライバ 9 にかかる液晶パネル 1  
の負荷（ドレインライン 3 の抵抗や容量）などに基づい  
て算出可能である。しかしながら、液晶パネル 1 やソー  
スドライバ 9 の特性には装置毎にバラツキがあるため、  
時間 A を計算のみによって精度良く求めることは一般に  
困難である。

【0049】そこで、実際には時間 A の値を評価によっ  
て求めている。そのために、液晶表示装置の外部から時  
間 A の値を可変できるようにタイミングコントローラ 8  
を構成しておく。そして、液晶表示装置を実際に動作さ  
せて所定のパターン（例えば全画面がベタ）を液晶パネ  
ル 1 上に表示させながら、時間 A を微調整して画面上で  
横筋が発生するかどうかを目視で確認して、横筋が消え  
たときの時間 A を求めるようにしている。

【0050】なお、図 3 ではドレインライン波形が立ち  
上がりきったところ（時刻 t4）を出力イネーブル信号  
/VOE の立ち下がり一致させている。しかし、出力イ  
ネーブル信号 /VOE が時刻 t4 よりも早めに（すな  
わち、ドレインライン波形が立ち上がりきった辺りで）  
立ち下がっても、目視で評価した結果として横筋が目立  
たないのであれば何ら問題はない。ちなみに、出力イネ  
ーブル信号 /VOE の立ち下がりより時刻 t4 よりも後に  
しても良いが、時間 A を長くすればするほど液晶セル 5  
に十分書き込みが行われなくなって輝度が低下する。し  
たがって、時間 A は横筋が消える最小値の時間とすること  
が望ましい。

【0051】ここで、図 4 は SXGA、60MHz で 2  
ラインドット反転駆動を実施した場合について横筋の程  
度の目視確認結果を示したものである。液晶セル 5 に 1  
27 階調の階調表示を行う場合、時間 A が  $0\mu s$  では薄  
い横筋が認められるのに対して、時間 A を 1.26,  
2.5, 5.0  $\mu s$  にすることで何れの場合にも横筋は  
なくなる。こうしたことから、127 階調表示では時間  
A の最終値を 1.26  $\mu s$  に決定すれば良い。一方、6  
3 階調表示を行う場合には時間 A を 1.26  $\mu s$  として  
も薄い横筋が発生するため、横筋がなくなる 2.5  $\mu s$   
を時間 A の最終値に決定すれば良い。

【0052】次に、図 3 に示した時刻 t5 になるとタイ  
ミングコントローラ 8 はスタートパルス信号 SP にパル  
スを発生させるが、このパルスの立ち上がり同期して  
有効期間に入るためソースドライバ 9 に対して映像デー  
タが供給されるようになる。そこで、ソースドライバ 9  
はドットクロック信号 DCK に従って映像データを順次  
シフトレジスタに取り込んでゆく。次に、時刻 t6 にな  
ると、タイミングコントローラ 8 は時刻 t1 と同様にク



ロック信号VCK及び出力イネーブル信号/VOEを立ち上げる。

【0053】これにより、ゲートドライバ7はゲートパルス信号をシフトさせてゲートライン2nに対するゲートパルス信号の供給を停止させる結果、図3のようにnラインゲート波形が立ち下がり、ゲートライン2nに接続された液晶セル5への書き込みが終了する。以上のように、書き込み電圧の極性が反転する走査線では、時間(T-A)だけ液晶セル5に書き込みが行われるようになる。そして、この後はn+1ラインについても、nラインのとき(時刻t1~t6)とほぼ同様の動作が時刻t6~t11で行われる。

【0054】すなわち、時刻t6で出力イネーブル信号/VOEが立ち上がるため、ゲートドライバ7はゲートライン2n+1へゲートパルス信号を印加しないようにする。次に、時刻t7でラッチパルス信号STBが立ち上がるとn+1ライン上の映像データの取り込みが停止し、時刻t8でラッチパルス信号STBが立ち下るとそれまでに取り込まれたn+1ラインの映像データに対応する書き込み電圧がドレインライン3に印加されるようになる。ここで、n+1ラインではドレインライン3が既に正極性の書き込み電圧で充電されており、時刻t8~t9では時刻t3~t4のようなドレインライン波形の立ち上がりは存在しない。

【0055】次に、時刻t9で出力イネーブル信号/VOEが立ち下ると、ゲートライン2n+1にゲートパルス信号が印加されるようになって当該ゲートラインに接続された液晶セル5に対する書き込みが始まる。この後は、時刻t10でn+2ラインの映像データの取り込みが始まる。また、時刻t11でゲートパルス信号がシフトしてゲートライン2n+1に対するゲートパルス信号の供給が停止してこれに接続された液晶セル5への書き込みが終了する。以上のように、n+1ラインについても時間(T-A)だけ書き込みが行われることになる。

【0056】こうして同時刻t11で2走査線分の書き込みが終了すると、この後はn+2ライン以降の走査線についてもnライン及びn+1ラインと同様に書き込みが行われてゆく。ここで、本実施形態では2ラインドット反転駆動を行っているため、図3の時刻t13に示したようにn+2ラインではドレインライン3が負極性の書き込み電圧で駆動され、図3に示したようにドレインライン波形が正極性の書き込み電圧から負極性の書き込み電圧に遷移する。なお、n+2ライン及びn+3ラインにおける書き込み動作は、ドレインライン波形が負極性の書き込み電圧になる以外はnライン及びn+1ラインと同じである。

【0057】以上のように本実施形態によると、書き込み電圧の極性が反転する走査線では、ドレインライン3の立ち上がり又は立ち下がり期間においてゲートライン

へ駆動電圧が印加されないように、ゲートドライバ7の出力をマスクしている。そして、ドレインライン波形が立ち上がりきって平坦になった時点で、ゲートラインにゲートパルス信号を印加して液晶セル5に対する書き込みを開始させている。また、同極性で書き込みが行われるこれ以降の各走査線では、書き込み電圧の極性が反転する走査線と同じだけの書き込み期間をとるようにしている。

【0058】こうすることによって、同じ極性で書き込まれる全ての走査線について液晶セル5に対する書き込み状態を等しくできる。このため、液晶セル5に印加される書き込み電圧が全ての走査線につき同一となるため、走査線間で輝度差がなくなって横縞が発生することもない。さらに、これまでの液晶表示装置(図9を参照)と比べた場合、本実施形態では出力イネーブル信号/VOEの生成論理をタイミングコントローラ8に設けるほか、ゲートドライバ7が出力イネーブル信号/VOEに従って各ゲートラインへ書き込み電圧を供給するかどうかを制御するための論理を設けるだけで良い。

【0059】なお、上述した説明では2ラインドット反転駆動について例示したが、3ライン以上の複数ラインドット反転駆動を行う場合であっても同様の動作となる。すなわち、同じ極性の書き込み電圧で駆動される3番目の走査線以降では、2番目の走査線と同じくドレインライン3が既に同じ極性で充放電されている。したがって、図3に示した時刻t6~t11における2番目の走査線と同様の動作が3番目の走査線以降でも行われることになる。

【0060】〔第2実施形態〕本実施形態による液晶表示装置の基本的な構成は第1実施形態(図1を参照)と同じであって、本実施形態ではタイミングコントローラ8における信号のタイミング制御が第1実施形態と異なっている。そこで以下、液晶表示装置の具体的動作を説明するが、本実施形態では2ラインドット反転駆動の場合と3ライン以上のラインドット反転駆動とは動作が若干異なっている。

【0061】(1) 2ラインドット反転駆動  
そこでまず図5のタイミングチャートを参照して2ラインドット反転駆動の動作を説明する。なお、図5では図3に示した時刻に対応するものについて同一の時刻を付けている。また本実施形態でも、図5に示したタイミングの直前のフレームでは、nライン及びn+1ラインが何れも負極性の書き込み電圧によって駆動されていたものとする。

【0062】まず、時刻t1になるとタイミングコントローラ8はクロック信号VCKにパルスが発生させる。しかし、この場合は第1実施形態と違ってタイミングコントローラ8は同時刻t1で出力イネーブル信号/VOEにパルスが発生させない。このため、ゲートドライバ7はクロック信号VCKの立ち上がりに同期してゲート

パルス信号をシフトさせ、ゲートライン 2n に対してゲートパルス信号を供給する結果、ゲートライン 2n の電圧が同時刻 t1 から立ち上がる。もっとも、この時点でソースドライバ 9 は n ラインの映像データを取り込んでいる最中であって、ドレインライン 3 には n-1 ラインの映像データに対応した負極性の書き込み電圧が印加された状態になっている。

【0063】次に、時刻 t2 以降における n ラインの書き込み動作は第 1 実施形態のものと概ね同じである。すなわち、時刻 t2 でラッチパルス信号 STB が立ち上がると映像データの取り込みが停止し、時刻 t3 でラッチパルス信号 STB が立ち下ると、n ラインの映像データに対応した正極性の書き込み電圧がドレインライン 3 へ供給される。この場合、本実施形態では既に時刻 t1 でゲートライン 2n にゲートパルス信号が供給されているため、ゲートライン 2n に対応した液晶セル 5 に対して同時刻 t3 から書き込みが始まる。

【0064】次に、時刻 t5 でスタートパルス信号 SP が立ち上がると n+1 ラインの映像データの取り込みが始まる。そして、時刻 t1 から時間 T が経過した時刻 t6 になると、タイミングコントローラ 8 は再びクロック信号 VCK にパルスが発生させる。ただし、このときには n ラインの場合とは違ってタイミングコントローラ 8 は出力イネーブル信号 /VOE にもパルスが発生させる。

【0065】このため、ゲートドライバ 7 はゲートパルス信号をシフトさせてゲートライン 2n に対するゲートパルス信号の供給を止めるほか、ゲートライン 2n+1 に対してゲートパルス信号を供給することもしない。こうして、同時刻 t6 でゲートライン 2n に対応する液晶セル 5 への書き込みは終了する。以上のように、本実施形態では、書き込み電圧の極性が反転する走査線における書き込み期間は時間 T となる。

【0066】そしてこれ以後は第 1 実施形態における n+1 ラインのときの動作と同様のことが行われる。ただし、本実施形態では出力イネーブル信号 /VOE のパルス幅として時間 A の代わりに時間 A2 を用いており、n+1 ラインゲート波形が立ち上がる時刻を図 3 に示した時刻 t9 ではなく時刻 t92 としてある。なお、この時間 A2 の値は第 1 実施形態における時間 A と同様にし

て、横縞のない画面となる最小値を目視で確認しながら予め求めておく。そして、時刻 t7 でラッチパルス信号 STB が立ち上がると n+1 ラインの映像データの取り込み動作が停止し、時刻 t8 でラッチパルス信号 STB が立ち下ると同ラインの映像データに対応した書き込み電圧をドレインライン 3 に供給する。

【0067】次に、時刻 t6 から時間 A2 が経過した時刻 t92 でタイミングコントローラ 8 が出力イネーブル信号 /VOE を立ち下げると、ゲートドライバ 7 はゲートライン 2n+1 へゲートパルス信号を印加して液晶セ

ル 5 への書き込みを開始させる。そしてこの後は、時刻 t11 でクロック信号 VCK が立ち上がって n+1 ゲートライン波形が立ち下がるまでゲートライン 2n+1 に対する書き込みを継続する。以上のように、n+1 ラインについては書き込み期間が時間 (T-A2) となる。なお、時刻 t11 からは n+2 ライン以降に対する書き込みとなるが、例えば n+2 ライン及び n+3 ラインの書き込み動作は、ドレインライン波形が負極性の書き込み電圧になる以外は n ライン及び n+1 ラインと同じである。

#### 【0068】(2) 3 ラインドット反転駆動

次に、図 6 のタイミングチャートを参照しながら 3 ラインドット反転駆動の場合について具体的動作を説明する。なお、図 6 では図 5 に示した時刻に対応するものについては同一の時刻を付けている。3 ラインドット反転駆動の場合も、図 6 の時刻 t1 ~ t11 における動作は図 5 に示したこれら時間帯の動作と全く同じである。

【0069】そして、時刻 t11 ~ t18 では n+2 ラインに対して同じ正極性の書き込み電圧による書き込み動作が実施されるが、この期間中の動作は、書き込み対象が n+1 ラインではなく n+2 ラインである点を除いて図 5 に示した時刻 t6 ~ t13 の動作と同じである。要するに、書き込み電圧の極性が反転する走査線以外の走査線では、ドレインライン 3 が既に正極性の書き込み電圧に充電されているため、何れについても書き込み期間を時間 (T-A2) とすれば良い。このことは 4 ライン以上のラインドット反転駆動を行う場合も同様である。

【0070】以上のように本実施形態では、ドレインラインの立ち上がりによる影響で n ラインにおける書き込みが不十分となっている分、これと同じ極性の書き込み電圧で駆動される n+1 ライン以降の走査線については書き込み期間を均等に短くしている。そのため例えば 2 ラインドット反転駆動では、n+1 ラインの書き込みにおいて、ゲートライン 2n+1 に供給するゲートパルス信号の立ち上げタイミングを出力イネーブル信号 /VOE によって時間 A2 だけ遅らせている。こうすることで、全ての走査線に対して同一の書き込み状態とすることが可能となり、走査線間の輝度差による横筋が発生しなくなる。

【0071】また本実施形態では、n ラインの書き込み期間を従来の液晶表示装置と同じく 1 水平期間に相当する時間 T のままとし、これに合わせて n+1 ライン以降の書き込み期間を変更するようにしている。つまり、横筋の発生しない範囲内で書き込み期間を最大にしているため、書き込み期間を縮めたことによる輝度の低下を最小限に抑えることができる。さらに本実施形態では、第 1 実施形態と同じく、これまでの液晶表示装置 (図 9 を参照) の構成に対して若干の追加・変更を行うことで実現できるという利点がある。

【0072】〔第3実施形態〕本実施形態による液晶表示装置の基本的な構成も第1実施形態（図1を参照）と同じであって、第2実施形態と同じくタイミングコントローラ8における信号のタイミング制御が第1実施形態と異なっている。そこで以下、本実施形態による液晶表示装置の具体的な動作を説明するが、本実施形態でも2ラインドット反転駆動の場合と3ライン以上のラインドット反転駆動とは動作が若干異なっている。

#### 【0073】（1）2ラインドット反転駆動

まず図7のタイミングチャートを参照して2ラインドット反転駆動の場合について具体的な動作を説明する。なお、図7において図3（第1実施形態）又は図5（第2実施形態）に示した時刻に対応するものについては同一の時刻を付けている。また本実施形態でも、図7に示したタイミングの直前のフレームにおいて、 $n$ ライン及び $n+1$ ラインが何れも負極性の書き込み電圧で駆動されていたものとする。さらに、2ラインドット反転駆動では出力イネーブル信号/ $\text{VOE}$ を使用しないことから、タイミングコントローラ8は出力イネーブル信号/ $\text{VOE}$ を常時“L”に維持している。

【0074】まず、時刻 $t_1 \sim t_5$ における動作は第2実施形態における同期間内の動作と同じであって、この時刻 $t_5$ よりも後の動作が第2実施形態と異なっている。すなわち、タイミングコントローラ8は時刻 $t_1$ から時間 $T$ が経過してもクロック信号 $\text{VCK}$ にパルスが発生させない。同様に、タイミングコントローラ8は時刻 $t_2$ から時間 $T$ が経過して時刻 $t_7$ になっても、ラッチパルス信号 $\text{STB}$ にパルスが発生させない。このため時刻 $t_7$ では、ソースドライバ9に入力されるデータが無効期間に切り替わって $n+1$ ラインの映像データの取り込みが停止する動作のみが行われる。

【0075】次に、時刻 $t_1$ から時間 $(T+A_3)$ が経過して時刻 $t_{63}$ になると、タイミングコントローラ8は第1実施形態や第2実施形態のときよりも時間 $A_3$ だけ遅れてクロック信号 $\text{VCK}$ にパルスが発生させる。ここで、時間 $A_3$ の値は $0 \leq A_3 \leq$ （無効期間の時間幅）の範囲内で可変となっている。また、時間 $A_3$ の値は上述した各実施形態における時間 $A$ や時間 $A_2$ と同じく、横縞のない画面となるように目視で確認しながらその最小値を上記範囲内で決定すれば良い。

【0076】そして時刻 $t_{63}$ でクロック信号 $\text{VCK}$ が立ち上がると、ゲートドライバ7はゲートパルス信号をシフトさせてゲートライン $2n$ に対するゲートパルス信号の供給を停止させる。こうして本実施形態では $n$ ラインの書き込み期間が時間 $(T+A_3)$ となる。そして、上述したように出力イネーブル信号/ $\text{VOE}$ は常時

“L”であることから、ゲートドライバ7は同時刻 $t_{63}$ でゲートライン $2n+1$ へのゲートパルス信号の供給を開始させる。次に、時刻 $t_7$ から時間 $A_3$ が経過して時刻 $t_{73}$ になった時点でタイミングコントローラ8は

ラッチパルス信号 $\text{STB}$ を発生させる。

【0077】これによって、ソースドライバ9はラッチパルス信号 $\text{STB}$ の立ち上がりと同時に、時刻 $t_7$ までにシフトレジスタへ取り込んでおいた $n+1$ ラインの映像データをラッチに転送する。次に、時刻 $t_{10}$ でタイミングコントローラ8がスタートパルス信号 $\text{SP}$ を発生させることによって、ソースドライバ9は $n+2$ ラインの映像データの取り込みを開始させる。なお、時間 $A_3$ を無効期間の範囲内に制限しているため、ラッチパルス信号 $\text{STB}$ の立ち上がりはスタートパルス信号 $\text{SP}$ の立ち上がりよりも後になることはない。したがって、ソースドライバ9内では、シフトレジスタの内容をラッチに転送してから、新たな映像データをシフトレジスタに取り込むことができる。

【0078】次に、時刻 $t_3$ から時間 $(T+A_3)$ が経過して時刻 $t_{83}$ になると、タイミングコントローラ8は第1実施形態や第2実施形態のときよりも時間 $A_3$ だけ遅れてラッチパルス信号 $\text{STB}$ を立ち下げる。これにより、ソースドライバ9は $n+1$ ラインの映像データに対応した書き込み電圧をドレインライン3に供給するようになる。このとき、ゲートライン $2n+1$ には既に時刻 $t_{63}$ からゲートパルス信号が印加されているため、同時刻 $t_{83}$ からゲートライン $2n+1$ に対応する液晶セル5への書き込みが開始される。

【0079】そして、これ以後の動作は第1実施形態や第2実施形態と同様である。すなわち、時刻 $t_{11}$ でクロック信号 $\text{VCK}$ が立ち上がるとゲートライン $2n+1$ に対するゲートパルス信号の供給が停止して、当該ゲートラインに対する書き込みが終了する。こうして本実施形態では $n+1$ ラインの書き込み期間が時間 $(T-A_3)$ となる。この後、時刻 $t_{12}$ でラッチパルス信号 $\text{STB}$ が立ち上がると、 $n+2$ ラインの映像データの取り込みが停止し、時刻 $t_{13}$ でラッチパルス信号 $\text{STB}$ が立ち下がると、 $n+2$ ラインの映像データに対応した負極性の書き込み電圧がドレインライン3に供給される。

#### 【0080】（2）3ラインドット反転駆動

次に、図8のタイミングチャートを参照して3ラインドット反転駆動について具体的な動作を説明する。なお、図8では図6（第2実施形態）又は図7に示した時刻に対応するものについては同一の時刻を付けている。この場合も、時刻 $t_1 \sim t_{13}$ における動作は、以下に述べる点を除いて図7に示した同期間内の動作と同じである。

【0081】すなわち、この場合には時刻 $t_{11}$ でクロック信号 $\text{VCK}$ が立ち上がるのと同時に、タイミングコントローラ8は出力イネーブル信号/ $\text{VOE}$ を“H”にする。このようにするのは、 $n+2$ ラインの書き込み期間を $n+1$ ラインと同じ時間 $(T-A_3)$ にするためである。これによって、ゲートドライバ7はゲートライン $2n+1$ へのゲートパルス信号の供給を停止させて $n+1$ ラインに対する書き込みを終了させるほか、ゲートラ

イン  $2n+2$  (図示省略) に対してもゲートパルス信号を供給しないようにする。

【0082】そして、時刻  $t_{11}$  から時間  $A_3$  が経過して時刻  $t_{14}$  になった時点で、タイミングコントローラ 8 は出力イネーブル信号 / VOE を立ち下げる。これによって、ゲートドライバ 7 はゲートライン  $2n+2$  に対してゲートパルス信号を供給するようになる。このときには、既に時刻  $t_{13}$  で  $n+2$  ラインの映像データに対応した正極性の書き込み電圧がドレインライン 3 に印加されているため、同時刻  $t_{14}$  でゲートライン  $2n+2$  に対応した液晶セル 5 への書き込みが始まる。次に、時刻  $t_{15}$  でスタートパルス信号 SP が立ち上がると  $n+3$  ラインの映像データの取り込みが始まる。

【0083】そして、これ以後の動作は  $n+1$  ラインとほぼ同様である。すなわち、時刻  $t_{16}$  でクロック信号 VCK が立ち上がることでゲートライン  $2n+2$  に対するゲートパルス信号の供給が停止し、ゲートライン  $2n+3$  (図示省略) に対してゲートパルス信号が供給されるようになる。この後、時刻  $t_{17}$  においてラッチパルス信号 STB が立ち上がることによって  $n+3$  ラインの映像データの取り込みが停止し、時刻  $t_{18}$  においてラッチパルス信号 STB が立ち下がることで  $n+3$  ラインの映像データに対応した負極性の書き込み電圧がドレインライン 3 に供給される。このように、3 ライン以上のラインドット反転駆動の場合、 $n+2$  ライン以降のラインでは、 $n+1$  ラインと書き込み状態を同一にするためにゲートラインに供給されるゲートパルス信号の立ち上がり時間を  $A_3$  だけ遅延させている。

【0084】以上の通りであって、第 1 実施形態や第 2 実施形態ではクロック信号 VCK およびラッチパルス信号 STB の周期が一定時間 T であった。これに対し、本実施形態では  $n$  ラインと  $n+1$  ライン以降のラインの間では、クロック信号 VCK 及びラッチパルス信号 STB の周期を連動して変えるようにしている。すなわち、ドレインライン波形の立ち上がり期間が含まれる  $n$  ラインでは書き込み期間を長くとり、ドレインライン波形がフラットな  $n+1$  ライン以降のラインでは書き込み期間を短くしている。こうすることで、書き込み電圧の極性が反転する走査線とそれ以降の走査線とで書き込み状態を同一にすることができる。このため、走査線間で輝度差がなくなって横筋の発生を防止することができる。

【0085】また、本実施形態では、クロック信号 VCK 及びラッチパルス信号 STB の周期を伸縮するときの可変範囲をドライバ入力データの無効期間内に収めるような制限を課している。ここで、もし仮に何らの制約も付けずにこれら信号の周期を可変できるようにすると、無効期間の範囲外となった期間だけ有効期間が短くなってしまう。このため、本来の有効期間 ( $11.9 \mu s$ ) よりも短時間 (例えば  $10 \mu s$ ) で 1 水平期間分の映像データを取り込まねばならなくなる。それには、ドット

クロック信号の周波数を高めねばならないため、〔発明が解決しようとする課題〕で述べたような問題が生じてしまう。これに対し、本実施形態では、第 1 実施形態や第 2 実施形態と同じ有効期間内に全ての映像データを取り込むことができ、ドットクロック信号 DCK の周波数をいっさい変更する必要がない。

【0086】さらに本実施形態によると、2 ラインドット反転駆動を行うのであれば、ラッチパルス信号 STB 及びクロック信号 VCK のタイミングを調整するだけで良い。このため、タイミングコントローラ 8 の構成を若干変更することで実現可能となる。また、この場合には出力イネーブル信号 / VOE のタイミングを制御する必要がないため、タイミングコントローラ 8 の制御が簡単になるという利点もある。一方、3 ライン以上のラインドット反転駆動を行う場合にも、出力イネーブル信号 / VOE の生成論理をタイミングコントローラ 8 に設けるとともに、出力イネーブル信号 / VOE に従って駆動電圧を各ゲートラインへ供給するかどうかを制御する論理をゲートドライバ 7 に設けるだけで良い。

【0087】〔変形例〕

(1) 上述した各実施形態では、複数ラインドット反転駆動を前提にして説明したが、単なる複数ライン反転駆動であっても本発明を全く同様に適用することができる。

(2) また、上述した説明では TFT を用いた構成を前提として説明を行っていたが、TFT の代わりに MIM (Metal Insulator Metal) ダイオードを用いた構成を採用しても良い。このほか、個々の液晶セルに対して外部に保持容量を並列的に設けた構成などにも本発明を同様に適用することができる。

(3) さらに、上述した各実施形態では、ゲートラインおよびドレインラインにそれぞれ駆動信号および書き込み電圧を時間 T だけ供給する従来構成 (図 10 を参照) を前提として、この従来構成に対して本発明を適用する場合を説明した。しかし、駆動信号および書き込み電圧を供給する時間は必ずしも時間 T でなくとも良く、例えば時間 T よりも所定時間  $\alpha$  だけ短い時間 ( $T-\alpha$ ) の間だけ駆動信号および書き込み電圧を供給する構成を前提として、本発明を適用するようにしても良い。

【0088】

【発明の効果】以上説明したように、請求項 1 記載の発明によれば、書き込み信号の極性が反転する走査線では、データ線の電圧の極性とは逆極性の書き込み信号の供給が開始されてから所定時間後より該データ線へ駆動信号を供給し、これ以後の後続の走査線でも、書き込み信号の極性が反転する走査線について駆動信号が供給される時間と同じ時間だけ駆動信号を供給している。これにより、データ線の電圧波形における鈍り部分をマスクできるため、液晶セルに対する書き込み状態を全ての走査線で同一にすることができる。したがって、走査線間

の輝度差による横縞が発生することが無くなって表示品位が向上する。

【0089】また、請求項2記載の発明によれば、書き込み信号の極性が反転する走査線以外の後続の走査線において、書き込み信号の極性が反転する走査線について駆動信号が供給される時間よりも所定時間短かい時間だけ駆動信号を供給している。これにより、液晶セルに対する書き込み状態を全ての走査線で同一にすることができるため、走査線間の輝度差による横縞が発生することが無くなって表示品位が向上する。また、書き込み信号の極性が反転する走査線については駆動信号を供給する時間を短かくしていないため、それだけ輝度を低下させずに済むことになる。また、請求項3記載の発明によれば、書き込み信号の極性が反転する走査線では、無効期間の範囲内にある一定時間だけ1水平期間よりも長い期間内で駆動信号及び書き込み信号を供給し、これ以外の後続の走査線では上記一定時間だけ1水平期間よりも短かい期間内で駆動信号及び書き込み信号を供給するようにしている。これにより、液晶セルに対する書き込み状態を全ての走査線で同一にすることができるため、走査線間の輝度差による横縞が発生することが無くなって表示品位が向上する。また、駆動信号及び書き込み信号を供給する期間を無効期間の範囲内で伸縮させているため、データ線駆動手段が映像データを取り込むためのドットクロック信号の周波数を変更するなどの必要が全くない。

【0090】なお、請求項1乃至4記載の発明において、目視による評価で画面に横縞が認められなくなるように、駆動信号又は書き込み信号が供給される期間を調整することで、液晶表示装置内の各部の特性にバラツキがあっても柔軟な調整が可能となるため、目視で横縞が認識できない範囲で可能な限り輝度を上げることが可能となる。

#### 【図面の簡単な説明】

【図1】 本発明の各実施形態による液晶表示装置の

【図2】

n	正	負	正	負	正	負
n+1	正	負	正	負	正	負
n+2	負	正	負	正	負	正
n+3	負	正	負	正	負	正
n+4	正	負	正	負	正	負
n+5	正	負	正	負	正	負

要部の構成を示したブロック図である。

【図2】 2ラインドット反転駆動を行った場合に、或る1フレーム内で各画素に書き込まれた映像データの電圧の極性を示した説明図である。

【図3】 本発明の第1実施形態による液晶表示装置の動作を2ラインドット反転駆動の場合について示したタイミングチャートである。

【図4】 SXGA規格、フレーム周波数60MHzで2ラインドット反転駆動を実施した場合について横筋の程度の確認結果を示した図表である。

【図5】 本発明の第2実施形態による液晶表示装置の動作を2ラインドット反転駆動の場合について示したタイミングチャートである。

【図6】 同実施形態による液晶表示装置の動作を3ラインドット反転駆動の場合について示したタイミングチャートである。

【図7】 本発明の第3実施形態による液晶表示装置の動作を2ラインドット反転駆動の場合について示したタイミングチャートである。

【図8】 同実施形態による液晶表示装置の動作を3ラインドット反転駆動の場合について示したタイミングチャートである。

【図9】 従来の技術による液晶表示装置の要部の構成を示したブロック図である。

【図10】 従来の技術による液晶表示装置の動作を2ラインドット反転駆動の場合について示したタイミングチャートである。

#### 【符号の説明】


1…液晶パネル、2n、2n+1…ゲートライン、3…ドレインライン、4…TFT、5…液晶セル、6…共通電極、7…ゲートドライバ、8…タイミングコントローラ、9…ソースドライバ、DCK…ドットクロック信号、SP…スタートパルス信号、STB…ラッチパルス信号、VCK…クロック信号、/VOE…出力イネーブル信号

【図4】


VOEマスク時間A [μs]	127階調	63階調
0	△	△
1.26	○	△
2.5	○	○
5.0	○	○

○：横筋なし △：横筋あるが薄い ×：横筋あり

【図1】




【図3】




【図5】

2ライン（ドット）反転の場合




【図 6】

3ライン（ドット）反転の場合




【図 7】

2ライン（ドット）反転の場合




【図 10】




【図8】

3ライン（ドット）反転の場合



【図9】



フロントページの続き

Fターム(参考) 2H093 NA32 NA36 NA45 NB16 NC16  
 ND09 ND39  
 5C006 AC22 AC27 AF42 AF71 BB16  
 BC03 FA22 FA41 FA47 FA48  
 5C080 AA10 BB05 DD05 DD22 DD26  
 EE29 FF11 JJ02 JJ04 JJ05